O CPLD Lab é uma placa de desenvolvimento de dispositivos de lógica programável complexos (CPLDs) baseada num chip EPM3064 da Altera com 64 macrocélulas em encapsulamento PLCC 44 e que permite a utilização de até 36 pinos de I/O sendo 4 somente entradas destinadas aos sinais globais (/OE, CLOCK, /CLEAR) e mais 4 compartilhados com o conector de programação JTAG. A placa foi projetada para ser uma ferramenta de experimentação e desenvolvimento de projetos para microcomputadores de 8 bits. A placa conta com três opções para regulador de tensão de +3V3 com LEDs para monitoramento das alimentações;
 |
| Imagem da placa. A CPLD fica do lado de baixo |
