Simplificação no Sincronizador

Acabei de testar uma simplificação no sincronizador do protótipo 2, que vai permitir economizar uma porta lógica NAND. A porta "livre" deverá ser usada no circuito do gerador de clock automático, no lugar do inversor a transístor, ou na lógica de inibição do sinal de "clock", caso o arranjo com o buffer não funcione a contento.

diagrama do sincronizador já modificado.